Yazan : Şadi Evren ŞEKER
Bu yazının amacı, bir mantıksal devre elemanı olan kolayıcının (encoder) çalışma mantığını ve tasarımını açıklamaktır.
Basit bir kodlayıcı, kod çözücünün (decoder) tersine üssel işlemi geri alır. Örneğin bir kod çözücüde, yapılan işlem 2n şeklinde gelen girdinin (input) üstünü almaktır. 3×8 bir kod çözücüde, gelen 3 bitlik girdinin (input) değeri n olarak kabul edilirse, kod çözücü bu değere göre 8 farklı çıktıdan (output) bir tanesini seçer.
Kodlayıcı ise bu işlemin tam tersi yönde 8 farklı girdiden birisinden sinyal gelmesi halinde 3 çıktıdan (output) ilgili ihtimalleri işaretleyerek üst alma işleminin tersini (logaritma) yapar.
Örneğin aşağıda bir 4×2 kodlayıcının (encoder) doğruluk tablosu (truth table) verilmiştir:
Tabloda I ile ifade edilen kolonlar girdi (input) ve O ile ilfade edilen kolonlar ise çıktı (output) değerlerdir. Örneğin 0100 değerinin 10’luk tabanda karşılığı 4 olarak yazılabilir. Bu değerin tablodaki çıktı değeri (output) 10 olarak okunacaktır. 10 değeri ise 10’luk tabanda 2 olarak yazılabilir. Gerçekten de log24 = 2 olmaktadır ve kodlayıcının bir logaritma işlemi olduğu görülebilir.
Yukarıdaki tabloyu gerçekleyen kodlayıcının genelde kullanlıan blok çizimi aşağıdaki şekildedir:
Ayrıca doğruluk tablosunda görülebileceği üzere, V biti (valid bit, kabul edilebilir) kullanılarak tanımsız durumlar ortadan kaldırılabilir. Örneğin logaritmanın tanımından bilindiği üzere 0’ın logaritması tanımsızdır. Bu durumda bütün girdi (input) bitlerinin 0 olması durumunda çıktı belirsiz olacaktır. İşte bu belirsizlik durumunda çıktının kabul edilemez (invalid) olduğunu ifade için V biti 0 değerinde verilebilir.
Şayet bir kod çözücü (decoder) ile bir kodlayıcı (encoder) arka arkaya bağlanırsa, sistemin girdi değeri, çıktı değeri olarak okunur.
Yukarıdaki devrede, soldan verilen girdi sağdan değişmeden okunurken devre tam tersine çevrilerek, sağdan bir girdi verilmesi halinde de soldan okunacaktır.
Kodlayıcı devresini, kapılar kullanarak yapmak da mümkündür. Örnek bir tasarım aşağıda verilmiştir:
Doğruluk tablosunun karnaugh haritasını (karnaugh map) çizersek:
O0 için
| I1I0= 00 | I1I0= 01 | I1I0= 11 | I1I0= 10 | |
| I3I2= 00 | X | 0 | X | 1 |
| I3I2= 01 | 0 | X | X | X |
| I3I2= 11 | X | X | X | X |
| I3I2= 10 | 1 | X | X | X |
Yukarıdaki haritada, sonucu etkilemeyen (kodlayıcının çalışması belirsiz ve hiçbir şekilde girdi olarak gelemeyecek değerler) X ile ifade edilmiştir. Bu tip kodlayıcılara (encoder) özel olarak öncelik kodlayıcısı (priority encoder) ismi de verilmektedir. Bu haritada X değerleri 1 veya 0 olarak kabul edilebilir. O halde yukarıdaki tabloda mavi ile işaretlenmiş olan 4 ihtimal tek başına alınarak O0 için I0‘I2‘ sonucuna varılabilir.
O1 için
| I1I0= 00 | I1I0= 01 | I1I0= 11 | I1I0= 10 | |
| I3I2= 00 | X | 0 | X | 0 |
| I3I2= 01 | 1 | X | X | X |
| I3I2= 11 | X | X | X | X |
| I3I2= 10 | 1 | X | X | X |
Yukarıdaki tabloda da benzer şekilde O1 için I1‘I0‘ sonucuna varılabilir.
Yukarıdaki sonuçlara göre bir kodlayıcıyı (encoder) aşağıdaki şekilde çizebiliriz:
teşekkürler